Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635)

admin 1个月前 (08-15) 社会 14 0
Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动
Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第1张

Intel提出的SuperFin制程技术将能提高5倍左右的电晶体数量,并且能以更低电压驱动,同时也强调导入全新Hi-K介电材质形成超晶格结构,作为电容材质设计。

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第2张同时也说明Tiger Lake架构处理器、Alder Lake架构处理器核心细节

在今年以线上形式举办的2020年架构日中,Intel强调旗下处理器产品以制程/封装、架构、记忆体、内部连接、安全,以及软体六个面向为重心,借此推动旗下处理器产品效能提升。而在相关说明中,Intel更宣布以先前发展许久的FinFET制程技术经验,推出全新对应10nm规格的SuperFin制程技术,并且率先应用在即将推出的Tiger Lake架构处理器。

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第2张

依照Intel说明,SuperFin制程技术不仅对应10nm规格设计,更基于过去以14nm规格的FinFET制程技术为基础强化,其中将FinFET制程技术生产的电晶体与Super MIM电容结合,并且透过10nm设计缩减栅极距离,进而能在相同容积内纳入更多电晶体,同时也借由整合电容,使得栅极电阻降低,并且能以相同电流驱动更多电晶体。

若以现行设计标准,Intel提出的SuperFin制程技术将能提高5倍左右的电晶体数量,并且能以更低电压驱动,同时也强调导入全新Hi-K介电材质形成超晶格结构,作为电容材质设计。

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第4张

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第5张

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第6张

至于封装部分,Intel则是提出全新混合接合 (Hybrid Bonding)技术,同时首波测试晶片已经在今年第二季投片,借此取代传统封装技术采用热压接合方式,其中将实现以10nm以下凸点间距接合效果,借此让处理器内部能确保更高连接密度、传输频宽,并且让使用电功耗更低。

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第7张

而预计下半年推出的Tiger Lake架构处理器,将会采用SuperFin制程技术,并且以10nm制程生产,并且以混合接合方式封装。

Intel Tiger Lake 架构处理器将全新 SuperFin 制程技术 提高 5 倍左右电晶体数量 更低电压驱动 (155635) 推出 intel 借此 产业消息 十大 送出 奖学金 第8张

此外,Intel也说明Tiger Lake架构处理器将采用Willow Cove CPU核心设计,主要以先前的Sunny Cove CPU核心设计为基础,不仅提升CPU运作时脉,并且提升电力使用效率,同时也增加L2快取容量,以及采用全新快取架构,另外更如先前说法导入CET技术 (Control-flow Enforcement Technology),确保处理器运作安全。

Intel 下一款 Xeon Scalable 处理器 代号 Sapphire Rapids 采用 10nm、SuperFin 制程技术设计 (155636)

Intel 下一款 Xeon Scalable 处理器 代号 Sapphire Rapids 采用 10nm、SuperFin 制程技术设计 Intel 下一款 Xeon Scalable 处理器 代号 Sapphire Rapids 采用 10nm、SuperFin 制程技术设计 Intel下一款Xeon Scalable可扩充处理器,将加入支援DDR5记忆体、PCIe 5.0,以及Compute Express Link 1.1连接规范,更加入名为Advanced Matrix Extensions (AMX)的新款加速器,借此扩展Intel在人工智慧加速运算布局。 开发工具oneAPI将释出Gold版本 针对资料中心应用部分,Intel在以线上形式举办的2020年架构日里宣布,以10nm制程、Ice Lake架构设计的新一代Xeon Scalable可扩充处理器,将会在今年底正式出货,另外也揭晓代号Sapphire Rapids,并且以10nm、SuperFin制程技术打造,预计成为下一款Xeon Scalable可扩充处理器。 依照Intel说明,新一代Xeon Scalable可扩充处理器将会导入10nm制程的Ice Lake架构,预计在今年底出货,将

网友评论

  • (*)

最新评论

站点信息

  • 文章总数:700
  • 页面总数:0
  • 分类总数:8
  • 标签总数:1429
  • 评论总数:196
  • 浏览总数:8706